Diseño De Un Controlador De Memorias DRAM En VHDL

Autores/as

  • Daniel Francisco Gómez Prado Facultad de Ingeniería Electrónica, Universidad Nacional Mayor de San Marcos. Lima, Perú

Palabras clave:

DRAM, actualización, RAS, CAS, ROR, CBR, RAFAGA

Resumen

La actualización de las (DRAM) memorias dinámicas es uno de los temas menos entendidos por los diseñadores electrónicos, debido en parte. a la diversidad de métodos y formas existentes para llevarla a cabo. Existen dos formas de realizar la Actualización. En forma distribuida y en forma de ráfaga (burst); ambas pueden ser llevadas a cabo mediante diferentes métodos: con una actualización de solo RAS (Row Address Strobe) actualización de CAS (Column Address Strobe) antes de RAS y actualización tipo oculto. Además hay que tener en cuenta que para poder reducir las dimensiones del encapsulado las memorias dinámicas presentan un bus de direcciones multiplexado, por lo cual también se requiere que el controlador realice la decodificación de sus direcciones. Este artículo presenta la teoría general de los controladores de memoria dinámicas, las máquinas de estados, los diagramas de tiempo y las ecuaciones usadas en el PLD (Dispositivo Lógico Programable) e implementadas en VHDL (Very High Speed Integrated Circuits, VHSIC HARDWARE DESCRIPTION LANGUAGE) para probar el prototipo diseñado.

Descargas

Publicado

2001-12-31

Número

Sección

Artículos originales

Cómo citar