SIMULACIÓN DE LA MEMORIA CACHE

Autores/as

  • Edgar Ruiz L. Universidad Nacional Mayor de San Marcos. Lima, Perú
  • Eduardo Raffo L. Universidad Nacional Mayor de San Marcos. Lima, Perú

DOI:

https://doi.org/10.15381/idata.v6i2.6031

Palabras clave:

Memoria cache, Memoria RAM, Distribución uniforme, Tiempo de acceso medio.

Resumen

El artículo presenta un programa que simula la memoria cache considerando el porcentaje de éxitos y el tiempo medio de acceso del sistema. El programa encuentra el tamaño óptimo de la memoria cache con respecto a l tamaño de la memoria RAM el cual puede utilizarse como un criterio válido para cuestiones del diseño de ambas memorias en una computadora.

Descargas

Los datos de descargas todavía no están disponibles.

Biografía del autor/a

Edgar Ruiz L., Universidad Nacional Mayor de San Marcos. Lima, Perú

Instituto de InvestigaciónFacultad de Ingeniería Industrial.

Eduardo Raffo L., Universidad Nacional Mayor de San Marcos. Lima, Perú

Instituto de InvestigaciónFacultad de Ingeniería Industrial.

Descargas

Publicado

2003-12-31

Cómo citar

Ruiz L., E., & Raffo L., E. (2003). SIMULACIÓN DE LA MEMORIA CACHE. Industrial Data, 6(2), 048–055. https://doi.org/10.15381/idata.v6i2.6031

Número

Sección

Sistemas e Informática