Implementación de un ALU Básico de 16 bits en un CPLD

Autores/as

  • Guillermo Tejada Muñoz Universidad Nacional Mayor de San Marcos, Facultad de Ingeniería Electrónica y Eléctrica. Lima, Perú

Palabras clave:

Unidad Aritmética y Lógica de 16 bits, ALU, CPLD, VHDL, QUARTUS, EPM7128S, UP2 Education Board

Resumen

El presente trabajo describe la implementación de una Unidad Aritmética y Lógica - ALU de 16 bits sobre un Complex Programmable Logic Device – CPLD, para realizar las operaciones básicas aritméticas de suma, resta y las operaciones lógicas AND y XOR. Los bloques lógicos del ALU han sido codificados en VHDL (VHSIC-HDL: Very High Speed Integrated Circuit - Hardware Description Language). El software de distribución gratuita, Quartus II v. 9.1 fue utilizado para simular y programar el CPLD EPM7128S, el cual está inserto en el sistema de desarrollo UP2 Education Board.

Descargas

Publicado

2014-06-16

Número

Sección

Artículos originales

Cómo citar