Realización en FPGA de Circuitos Secuenciales Síncronos a partir de su Diagrama de Estados

Autores/as

  • Guillermo Tejada Muñoz Facultad de Ingeniería Electrónica y Eléctrica, Universidad Nacional Mayor de San Marcos.Lima, Perú.
  • Steven Jesús Zarzosa Chávez Facultad de Ingeniería Electrónica y Eléctrica, Universidad Nacional Mayor de San Marcos.Lima, Perú.
  • Víctor Benítez Facultad de Ingeniería Electrónica y Eléctrica, Universidad Nacional Mayor de San Marcos.Lima, Perú.

Palabras clave:

circuitos secuenciales síncronos, diagrama de estados, FPGA, XUP Virtex-II Pro, ISE WebPack 10.1, impact, simulador ISE, ModelSim XE, VHDL

Resumen

El siguiente trabajo está dirigido a los estudiantes de ingeniería electrónica y de ramas afines con el objetivo que puedan construir circuitos lógicos secuenciales síncronos dentro de un FPGA, para ello solamente necesitan describir gráficamente el funcionamiento del circuito mediante su diagrama de estados sin la necesidad que conozcan su programación en VHDL. Como herramientas han sido utilizadas: el ISE WebPACK 10.1 y el sistema de desarrollo XUP Virtex-II Pro basado en el circuito integrado XC2VP30, el cual tiene inserto a un FPGA.

Descargas

Publicado

2011-06-13

Número

Sección

Artículos originales

Cómo citar

Realización en FPGA de Circuitos Secuenciales Síncronos a partir de su Diagrama de Estados. (2011). Electrónica - UNMSM, 27, 22-28. https://revistasinvestigacion.unmsm.edu.pe/index.php/electron/article/view/3048